TSMC desvela las características de su proceso litográfico A14, actualiza las de A16 y desvela que se hará de oro con el N2

La lucha entre Intel y TSMC se está calentando conforme avanzan los meses de este 2025 y los anuncios se suceden. Desde el Simposio Tecnológico de Norteamérica, TSMC ha hecho lo propio con sus tres futuros nodos, donde el mayor impacto ha sido conocer lo que van a ofrecer con su nuevo A14, que ha dejado luces y sombras. Además, actualizan el A16 con mejores datos y hablaron también del N2, que está a punto de llegar al mercado. ¿Qué características revela el N2, A16 y A14 de TSMC para competir con Intel 14A en el mercado?

Desde Silicon Valley, el Dr. Kevin Zhang de TSMC reveló lo más importante de sus nodos y confirmó, de forma indirecta, algo que ya dijimos hace meses: la escalabilidad en la lógica va decreciendo a cada salto, y el futuro, sin duda, es la interconexión de varios chips, chiplets y Tiles.

Nuevo roadmap de TSMC y características del N2, A16 y A14 actualizadas para este 2025

Lo expuesto por el Dr Zhang es una actualización sobre lo que vimos en artículos anteriores y expone mucho mejor lo que se puede esperar de la compañía frente a Intel, tanto en características del N2, A16 y A14, como temporalmente. Si bien la escalabilidad cae, y se complica, aun usando EUV High-NA, de momento seguimos progresando, aunque no se especifiquen datos clave muy interesantes y definitorios.

Pero esto no es lo más grave realmente, y aunque TSMC, según sus pronósticos, va a hacerse de oro casi de forma literal en la expresión, Intel parece haber dado pasos de gigante frente a los taiwaneses, quién lo iba a decir hace dos años.

TSMC N2, tasa de adopción brutal que regará de dinero a la compañía

Comenzamos con lo más cercano si hablamos de lo temporal, del tiempo, y ahí está el N2, o lo que es igual, la opción de TSMC para 2 nm. Aunque Zhang no habló de Yield Rate alguno, los rumores se disparan y hacen ser optimistas, con valores que afirman superar sin problemas el 60%, incluso algunos dicen que están ya cerca del 80%, lo cual sería brutal de cara a la producción en masa.

Lo que sí dijo Zhang es que llegará este año, a finales, y que N2P, este sí con BSDPN, se producirá en la segunda mitad de 2026, ofreciendo sobre el N3E actual una mejora del 18% en la velocidad a misma potencia, una reducción del 36% de la potencia a misma velocidad y una mejora de la densidad del 20%.

Como dato anexo, TSMC ha facilitado la adopción que espera de sus socios para este nodo, y si se aproximan a estos datos, la compañía va a nadar en billetes, porque si N3 y sus versiones han sido el nodo más rentable y adoptado de la historia de los de Taiwán, el N2 promete duplicar los datos, nada menos.

Debido a esto, TSMC, al tener nodos con y sin BSDPN, puede ir avanzando mientras vende los segundos a la espera de los primeros, dando pasos adelante que sus socios compararán con gusto, y prueba de ello es que han agotado el cupo de pedidos para este año y el que viene, algo inaudito. Por eso, las expansiones y creación de nuevas FAB son cruciales, ya que la demanda es muy superior a la oferta en chips que pueden poner en el mercado.

El A16 a 1,6 nm pierde fuelle en todos los sentidos

Y será un paso adelante constatable, pero no a la altura del N2 frente al N3, o incluso del N2P frente al N3E. Los datos PPA hablan de valores aproximados, concretamente, sobre un +8% al +10% en velocidad a misma potencia, o bien, una reducción de entre el 15% al 20% en el consumo de energía. Todo con una escalabilidad en densidad de entre el +7% al +10%. Y esto integrando BSDPN a modo de Super Power Rail, llegando este nodo en la segunda mitad del año que viene, casi a la par del N2P, disponible a principios de 2027 para los clientes.

Luces y sombras con el A14, ¿tarde y con pocas novedades?

Si Intel se durmió allá por los 10 nm, parece que TSMC se durmió con los actuales 3 nm y sus distintas versiones del N3. Intel fue la primera en adoptar EUV High-NA con ASML, y meses después los taiwaneses compraron su primera unidad del EXE:5000 para comenzar las investigaciones y pruebas.

Mientras que Intel debería estar lista para producir en masa su Intel 14A en algún punto de finales de 2026 o principios de 2027, si todo va bien, TSMC da otros datos que evidencian un retraso más que preocupante. Como en el caso del N2, primero se desarrollará una versión sin BSDPN, y después, la que sí que integrará SPR en su haber.

Por ello, hay dos fechas concretas: A14 comenzará a producirse en la segunda mitad de 2028, mientras que su versión mejorada con BSDPN llegará en algún punto de 2029, con EUV High-NA y una densidad de 290,48 MTr/mm2.

En cuanto a características generales, TSMC A14 supondrá un aumento de velocidad de entre el +10% al +15% a misma energía, una reducción de entre el 25% al 30% del consumo a misma velocidad y un aumento de la densidad lógica del 23% con un 20% en la general del chip.

TSMC no sorprende con el paso de EUV a EUV High-NA, las características de N2, A16 y A14 escalan de forma menos lineal

Dado el paso a EUV High-NA, los datos no son realmente impresionantes, aunque son muy buenos, pero se esperaba algo más realmente, ya que el N2P consigue mejor velocidad, mejor consumo y la misma densidad solamente con EUV.

Igualmente, la compañía saca pecho, por ejemplo, de su tecnología BSDPN, ya que afirma que la complejidad es más alta que lo realizado por Intel, pero el resultado en área es mejor, y para ello compara el Intel 18A con su A16.

Viendo las fechas descritas arriba para todos los nodos, realmente debería hacerlo con Intel 14A, el cual traerá la segunda versión de BSDPN llamada Power Via 2.0, y ahí habrá que ver quién consigue una mayor escalada de densidad, pero hasta entonces, esto es todo lo que tenemos para debatir. ¿Ha dado Intel un paso de gigante que le posiciona por delante de TSMC en rendimiento y consumo para el mismo momento temporal? Opinen en los comentarios.

La entrada TSMC desvela las características de su proceso litográfico A14, actualiza las de A16 y desvela que se hará de oro con el N2 aparece primero en El Chapuzas Informático.